首页 > 半导体 > IC封装 > 热阻

热阻

背景

通常,芯片的结温(Junction Temperature)(Tj)每上升10℃,器件的寿命就会大约减为一半,故障率也会大约增大2倍。Si半导体在Tj超过了175℃时就有可能损坏。由此,使用时就必须极力降低Tj,以容许温度(通常80~100℃)为目标进行热量设计。但是,对于功率器件那样的高输出元件,要把Tj抑制在容许温度以下其实是比较困难的,所以通常以规格书里揭载的最高容许温度的80%为基准来设计Tj。另外、即使器件的封装相同,根据器件的芯片尺寸、引线框架的定位尺寸、实装电路板的规格等不同、热阻值也会发生变化,需要特别注意。

定义

半导体封装的热阻是指器件在消耗了1[W]功率时,用芯片和封装、周围环境之间的温度差按以下公式进行计算。

Thermal resistances
Thermal resistances图1 封装的热阻
表1 用語说明
项 目 解 说
θja 结温 (Tj) 和周围温度 (Ta) 之间的热阻
ψjt 结温 (Tj) 和周围温度 (Tc1) 之间的热阻
θjc 结温 (Tj) 和封装外壳表面温度 (Tc2) 之间的热阻
θca 封装外壳温度 (Tc) 和周围温度 (Ta) 之间的热阻
Tj 结温
Ta 周围温度
Tc1 封装外壳表面(型号面)温度
Tc2 封装外壳背面温度
Pd 最大容许功率
结温 (Tj) 的验证方法 (ψjt已知)

用以下的方法可以估算结温 (Tj)

  1. 先求IC的功率(P)。
  2. 在实际组装时的环境条件下,用放射温度计或热电偶来测量封装表面温度 Tc1
  3. 把测得的 Tc1 代入下式后,就可以算出了。
Tj = ψjt × P + Tc1

如之前讲述的、推荐以 Tj 的最高容许温度的80%为基准来进行热量设计。

注)本公司测定的 θja , ψjt 是实装到以JEDEC规格为基准的电路板上时的数值,但是根据引脚类型的尺寸、电路板的材质和尺寸、电路板上的布线比率的不同,多少会有些变化,要特别注意。

热阻的测量方法

本公司热阻的测量方法是以[JEDEC规格]为基准,在以下表示。

[ 测量电路板 ]

下图是测量电路板的概略图。关于详细信息请查阅EIA/JEDEC规格EIA/JESD51-3/-5/-7。

測定基板略図图2 测量电路板概略图
[ 实装电路板 ]

EIA/JESD51-3/-5/-7基准、FR-4

[ 电路板尺寸 ]
  • 2层114.3×76.2mm、厚度1.57mm
  • 4层(内有铜箔)114.3×76.2mm、厚度1.6mm
  • 注)4层电路板的里面使用有铜箔1,2(尺寸:74.2×74.2mm、厚度:35um)。
[ TEG芯片 ]

在本公司为了测量热阻,特别准备了叫Thermal Test-Element-Group(以下称热量TEG)的芯片。它是由电阻元件和二极管构成,电阻元件是作为发热元,二极管则是作为温度传感器使用。以下显示的是抽象图和等价电路图的一例。

热阻会根据芯片尺寸发生变动,所以在本公司有3种芯片尺寸。

测量电路板概略图图3 测量电路板概略图
[ K系数 ]

为了求热阻,就必须要知道结温,但是又不能直接测量结温。可是,利用结温和二极管順方向电压( VF )的温度依赖关系,可以得知结温。 VF 是温度的一次性函数,它的倾斜率称作K系数。

K-factor
[ 测量环境 ]
  • 测量时,为了排除外部风的影响,在亚克力箱中以无风的状态下进行的(图4)。另外,环境温度是用距离PKG中心以下25.4mm的热电偶来测量的。
  • JEDEC chamber图4 测量环境概略图
[ 测量电路 ] 测量电路图图5 测量电路图
[ 测量时间 ]
  1. 在器件加热前,先测量让内部二极管以 IM 电流(1mA)流动时的 VF0 值。
  2. 然后给内部电阻以加热电压 VH 来加热一段时间,等稳定后再测量 IH 值。
  3. 这时候再测量内部二极管以 IM 电流流动时的 VFSS 值。
测量电路图图6 测量电路图

注) VH 是在最大保存温度(Tstg-max)左右和前后各3点来设定的值。

[ 热阻计算 ]

根据表2可以算出 θja 和 ψjt 。

表2 热阻的计算公式热阻的计算公式

[ 最大容许功率Pd ]

IC在常温( 25°C以下)时的最大容许损失是用各IC的绝对最大定额消耗功率(Pd)来规定的。环境温度超过25°C时,就需变为对应各IC封装的热下降曲线(Derating Curve)。以下显示的是一般的热下降曲线。

最大容许功率图7 最大容许功率
标准热阻值一览

表3表示的是各封装的标准热阻值(无风状态)一览。

注意事项:表中的数值是标准值,会根据芯片尺寸、引线框架定位尺寸、电路板规格(材质、布线形式等)等的不同而改变。

表3 热阻值一览
PKG 2 层电路板 4 层电路板
Tj:125°C Tj:150°C Tj:125°C Tj:150°C
θja ψjt Pd@Ta=25°C θja ψjt Pd@Ta=25°C
(°C/W) (°C/W) mW (°C/W) (°C/W) mW
DMP82354742553017540570710
DMP141954751064015040665830
DMP161954751064015040665830
DMP2015037665830120338301040
SOP8 JEDEC(EMP8)18034555690125298001000
SOP16 JEDEC(EMP16-E2)110219051135701814251785
SOP816526605755110239051135
SOP14125218001000801712501560
SOP22120188301040851411751470
SOP2815537645805125338001000
SOP40-K113537740925105339501190
SSOP82704237046021036475595
SSOP8-A32153646558015515645805
SSOP102704237046021036475595
SSOP142253844055518033555690
SSOP162103547559516026625780
SSOP201853454067514026710890
SSOP20-B22003450062515026665830
SSOP20-C31301376596085911751470
SSOP32110209051135701414251785
SSOP44110209051135701414251785
TSSOP54-N110510950119075913301665
HSOP82)16028625780501220002500
HTSSOP24-P12)11514865108545722202775
MSOP8(TVSP8)2152746558016023625780
MSOP10(TVSP10)2152746558016023625780
MSOP8(VSP8)2103347559515525645805
MSOP10(VSP10)2103347559515525645805
SC-88A3558928035026073380480
SC-82AB3658927034025572390490
SOT-23-52607038048019560510640
SOT-23-62457040551017560570710
SOT-89-31)2)2006750062513065765960
QFP32-J2115178651085901511101385
QFP44-A1951710501315751513301665
QFP48-P1651715351920501520002500
LQFP48-R37591330166545522202775
LQFP52-H2851111751470651115351920
QFP56-A1105179501190801512501560
QFP64-H1701714251785501520002500
LQFP64-H26561535192050520002500
QFP100-U15551815227045522202775
TO-252-31)2)105179501190401225003125
PLCC2855101815227035728553570
EPFFP6-A22)3705927033522053450565
EPFFP10-C42)2956433542016055625780
PCSP12-C32404041552014033710890
PCSP20-CC2254044055514033710890
PCSP20-E32254044055513033765960
PCSP24-ED20540485605115268651085
PCSP32-F722524440555115178651085
PCSP32-G32)20524485605115178651085
PCSP32-GD2)20524485605115178651085
EPCSP32-L22)21029475595951610501315
DFN6-J1 (SON6-J1)3458828536026069380480
DFN4-F1 (ESON4-F1)2)30052330415110279051135
DFN6-H1 (ESON6-H1)2)28042355445110269051135
DFN8-U1 (ESON8-U1)2)28043355440110269051135
DFN8-V1 (ESON8-V1)2)2151646558070814251785
DFN8-W2 (ESON8-W2)2)1952151064060816652080
QFN24-T1/T215022665830751513301665
EQFN12-E22)28552350435105279501190
EQFN12-E42)28552350435105279501190
EQFN14-D72)29553335420952610501315
EQFN16-G22)255433904901002610001250
EQFN12-JE2)21522465580801012501560
EQFN16-JE2)18021555690701114251785
EQFN18-E72)22033450565902211101385
EQFN26-HH2)1601562578060716652080
EQFN24-LK2)1451368586065815351920
注释
1) 2层电路板上的热阻值 (θja,ψjt) 是基于JEDEC规格JESD51-5,在表面上布有100mm2 铜箔时的数值。
2) 4层电路板上的热阻值 (θja,ψjt) 是基于JEDEC规格JESD51-5,在电路板上布有导热孔时的数值。
铜箔面积和热阻值的关系

以下图8显示的是2层电路板各封装的热阻值 θja 和铜箔面积的关系。另外,在背面有散热器的TO-252和SOT-89也展示了 ψjt 值。电路板表层的布局状况请参照表4、表5。

注意事项:这里显示的是产品的标准热阻值数据,由于芯片尺寸、引线框架定位尺寸、电路板规格(材质、布线形式等)等的不同而发生变化。此外,图8的数据不适用有导热孔的情况。

銅箔面積图8 铜箔面积和热阻值的关系(2层电路板) 熱抵抗値の関係表4 表层电路板的布局
teble TO-252 SOT-89 SOT-23-5
SOT-23-6
PAT.1 PAT PAT PAT
PAT.2 PAT PAT PAT
PAT.3 PAT PAT PAT
PAT.4 PAT PAT PAT
PAT.5 PAT PAT -
表5 表层电路板的布局
PAT SC-88A
SC-82AB
PAT.1 PAT
PAT.2 PAT
PAT.3 PAT
PAT.4 PAT
表6 铜箔面积
teble TO-252 SOT-89 SOT-23-5
SOT-23-6
SC-88A
SC-82AB
PAT.1 100mm2
PAT.2 225mm2
PAT.3 400mm2
PAT.4 600mm2 1600mm2
PAT.5 1225mm2 -

Page Top